Hoe maak je een DataPath code met VHDL

VHDL staat voor Virtual Hardware decryptie Taal . Het wordt voornamelijk gebruikt in de machinebouw tot elektronische automatisering ontwerpen en logische schakelingen te maken. VHDL ondersteunt aflopende of oplopende array . Een VHDL datapad bepaalt hoe gegevens worden door een systeem . Het datapad niet daadwerkelijk gegevens te maken , het is gewoon definieert de mogelijke routes . Bij het maken van een data- pad in VHDL , moet u de samenstelling van het datapad en de architectuur bepalen . Instructies
1

Verklaar uw bibliotheek functies . Bijvoorbeeld, als je wilt een standaard logische rekenkundige functie verklaren , zou je code er als volgt uitzien :
" library IEEE;
gebruiken ieee.std_logic_arith.all; " het kopen van 2

Definieer poorten uw gegevens pad . Bijvoorbeeld :

" entiteit datapad is
poort ( clock_dp : in std_logic;
rst_dp : in std_logic;
imm_data : in std_logic_vector ( 15 Spoorbreedtes 0 ); "

poorten uw gegevens pad zal bepalen hoe en waar uw datastromen . je bent in wezen bepalen waar gegevens worden ingevoerd en waar het wordt uitgevoerd .
3

Sluit het datapad port-vermelding met behulp van de volgende code :
" );
einde datapad; "
4

Bepaal de architectonische structuur van uw gegevens pad . U moet een lijst van de onderdelen , wat de beloning betreft en hoe gegevensstromen van en naar elke component . Bijvoorbeeld , zou voorbeeldcode om een register bestand te maken als volgt uitzien:

" component reg_file is
poort ( klok : in std_logic;
RST : in std_logic; "
5

Sluit het architectonisch ontwerp door het beëindigen van de structuur met " end structuur; "

.