Een PLD bestaat uit een reeks van combinatorische logische schakelingen , of poorten , en flip - flops . Combinatie logische schakelingen , schakelingen waarvan het uitgangssignaal afhangt allen tijde op een combinatie van de inputs; flip - flops zijn schakelingen die twee stabiele omstandigheden elk overeenkomt met een van twee alternatieve ingangssignalen hebben . De combinatie logische schakelingen en flip - flops zijn gerangschikt in volledig onderling verbonden groepen bekend als macrocellen , zodanig dat een Booleaanse uitdrukking - een expressie die resulteert in ofwel "true" of " false" - . Kan worden ingebouwd in elk macrocell
PLD Voordelen
De meest voor de hand liggende voordeel van een PLD over een CPLD is dat een enkele chip minder oppervlakte , bedrading en macht dan verschillende, onderling verbonden microchips vereist . Verder wordt een PLD chip ontworpen flexibiliteit , zodat als een wijziging in de logica noodzakelijk kan worden bereikt door het vervangen van een PLD chip met andere zonder bedrading de schakeling waarop de chip is verbonden . PLD chips werden , in feite, de eerste soort chip die manier konden dit soort flexibele logica ontwerp in hardware .
CPLD
Een CPLD is logischerwijs meer complexer dan een PLD , maar niet noodzakelijkerwijs fysiek groter . In tegenstelling tot een PLD , kan de macrocellen binnen een CPLD niet volledig op elkaar . Dientengevolge , hoewel een CPLD bevat voldoende combinatorische logische schakelingen en flip - flips een bepaalde hardwareconfiguratie ondersteunt - althans in theorie - het kan niet configuratie ondersteunen in de praktijk
. CPLD Voordelen
De toegenomen complexiteit van een CPLD laat het programmeren logische vergelijkingen met meer dan een PLD en daarom een grotere verscheidenheid aan toepassingen worden gebracht . Een CPLD kan worden gebruikt op dezelfde wijze als een PLD voor eenvoudige toepassingen zoals adres decoderen , maar wordt vaker gebruikt voor krachtige logische toepassingen , zoals elektrische sequencing , spanningsniveau vertaling en tijdsturing . De kortere opstarttijd en vertragingstijd van een CPLD maakt het de voorkeur een ander type programmeerbare logische inrichting , bekend als een veld - programmeerbare gate array ( FPGA ) , in vele toepassingen .